Designprinciper och urvalsöverväganden för fraktionella frekvenser i kristalloscillatorer
I designen av hårdvaruklocksystem möter ingenjörer ofta en klass av till synes "oregelbundna" kristalloscillatorfrekvenser, såsom 11,0592 MHz, 3,579545 MHz och 19,6608 MHz. Dessa frekvenser med decimalkomponenter väljs inte godtyckligt, utan är det oundvikliga resultatet av designöverväganden baserade på kommunikationsprotokoll, frekvens-uppdelningsbegränsningar och omvända krav på system-nivå. Med utgångspunkt från de grundläggande principerna analyserar den här artikeln logiken bakom genereringen av fraktionerade frekvenser och ger praktiska screeningmetoder för komponentval.
- Kärndesignlogik för fraktionella frekvenspunkter
Som systemklockkälla är kristalloscillatorns frekvensval alltid skräddarsytt för att möta de exakta tidskraven för nedströms digitala kretsar (såsom PLLs, delare och seriell kommunikation). Uppkomsten av bråkfrekvenspunkter härrör främst från följande fyra typer av designbegränsningar:
1. Anpassning till UART Integer Division för att säkerställa fel-fria seriella baudhastigheter
Den seriella baudhastigheten härleds från systemklockan genom heltalsdelning, enligt följande formel: Baudhastighet=Klockfrekvens / divisionsfaktor
För att korrekt generera standardöverföringshastigheter (som 9600, 19200 eller 115200 bps) måste klockfrekvensen vara delbar med divisorn utan rest. Med 1,8432 MHz som exempel, efter 16-faldig översamplingsdelning:
1,8432 MHz ÷ 16=115.2 kHz, vilket motsvarar 115200 bps.
På liknande sätt är 11,0592 MHz och 19,6608 MHz 6 gånger respektive 10,666… gånger 1,8432 MHz (faktiskt kräver 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666 … en PLL), men det är vanligare att använda dem direkt som frekvensen för M5-klockorna. mikrokontroller{10}, vilket gör att den interna UART-delaren kan generera alla standardöverföringshastigheter genom division. Om en heltalsfrekvens på 20 MHz väljs kan den inte delas jämnt med 115 200, vilket resulterar i kumulativa fel och orsakar ramfel eller paketförlust.
2.Stöd för en binär frekvens-divisionsarkitektur förenklar design av klockträd
Frekvenser som 20,48 MHz, 10,24 MHz och 5,12 MHz kan alla uttryckas som 2ⁿ × 10 kHz (t.ex. 20,48 MHz=2048 × 10 kHz). Efter att ha kaskad dessa frekvenser genom binär frekvensdelning kan under{11}}klockdomäner som 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz och så vidare genereras. Detta tillvägagångssätt är väl-lämpat för att implementera frekvensdelning med binära räknare eller skiftregister, vilket resulterar i en enkel kretsstruktur med väl-definierade fasförhållanden och konsekventa tidsmarginaler mellan de olika frekvensuppdelade-klockorna. Dessa frekvenser används vanligtvis som basfrekvenser i industriella DSP:er, PLC:er och servoenheter.
3. Syntetiseras via PLL för att möta-höghastighetskommunikation och ljud-/videosamplingsstandarder
Moderna SoC:er, optiska moduler och videoprocessorer innehåller PLL:er, som vanligtvis använder standardheltalsfrekvenser (som 25 MHz eller 24 MHz) som referens och sedan genererar specifika icke-standardfrekvenser genom heltalsdivision eller multiplikation, eller bråkdelning. Typiska exempel inkluderar:
74,25 MHz: Hög-videosamplingsklockan definierad av SMPTE-standarden, som används för format som 1080i och 720p;
33,1776 MHz: Vanligt förekommande i ljud-codec och bredbands-RF-front-; när den används med en PLL, kan den exakt generera 44,1 kHz eller 48 kHz ljudsamplingsfrekvensfamiljer;
25,000625 MHz: Vissa Ethernet PHY:er använder en 25 MHz klocka med en fraktionerad PLL för att generera en exakt 125 MHz seriell datahastighet för att stödja en 1 Gbps linjehastighet (observera att heltalsmultiplar på 25 MHz vanligtvis används i praktiken; detta tillhandahålls här endast i illustrativt syfte).
Det bör noteras att fraktionerad frekvensdelning introducerar deterministiskt jitter och falska signaler. För tillämpningar som är känsliga för fasbrus bör prioritet ges till målfrekvenser som kan erhållas direkt genom heltalsfrekvensdelning, eller till användningen av PLL:er med låg-brus med lämpligt konfigurerade loopbandbredder.
4. Efterlevnad av historiska industriprotokoll och EMC-överväganden
Historiska protokoll: USB 2.0 specificerar en 48 MHz höghastighetsklocka-; Ethernet MAC använder 25 MHz eller 125 MHz; och realtidsklockor (RTC) arbetar vid 32,768 kHz (2¹⁵ Hz). Dessa frekvenser fastställdes när standarderna fastställdes och har sedan antagits över hela industrikedjan och blivit de facto standarder.
Elektromagnetisk kompatibilitet (EMC): Övertoner av högre-ordning av heltalsfrekvenser kan överlappa strömförsörjnings-, RF- eller trådlösa kommunikationsband, vilket skapar störningar. Att välja en oscillatorfrekvens med en fraktionerad komponent kan sprida eller skifta övertonsenergi, och därigenom minska EMI-risker och sänka kostnaderna för filtrering och skärmning.
- Andra nyckelfaktorer i valet av kristalloscillatorer
Förutom frekvensvärdet är följande tekniska faktorer lika viktiga för valet:
Fasbrus och jitter
Även om PLL:er kan syntetisera vilken frekvens som helst, försämrar fraktionerad frekvensdelning avsevärt nära-slutfasbrus och slumpmässigt jitter. För applikationer som hög-optiska moduler, millimeter-vågsradar eller 5G fronthaul, rekommenderas att direkt välja kristalloscillatorer med inbyggda frekvenser som uppfyller fasbrusspecifikationerna för att undvika otillräckliga signalintegritetsmarginaler senare.
Ledtid och kostnad
Icke-standardfrekvenser eller anpassade frekvenser kräver vanligtvis långa ledtider och medför höga tekniska kostnader. Inom acceptabla prestandagränser bör prioritet ges till industri-standardfrekvenser (såsom vanliga heltalsfrekvenser som 25 MHz, 27 MHz, 40 MHz och 50 MHz, såväl som standardfraktionella frekvenser som nämns i den här artikeln) för att förkorta FoU-cykeln och kontrollera BOM-kostnader.
Kompatibilitet med inhemska substitut
För närvarande täcker inhemska tillverkare av kvartskristalloscillatorer den stora majoriteten av vanliga heltals- och bråkstandardfrekvenser. När du väljer en enhet, fokusera på leveransstabilitet, temperaturegenskaper (som ±10 ppm och ±20 ppm) och belastningskapacitansparametrar för att säkerställa kompatibilitet med klockingångskraven för värdkontrollkretsen.
- Praktiska urvalsrekommendationer
Första,bestämma systemklockans begränsningar: Lista de exakta klockfrekvenserna som krävs av all kringutrustning (UART, I2S, SPI, Ethernet, USB, Video) och deras tillåtna felmarginaler.
Härled kristalloscillatorns grundfrekvens omvänt:Om mikrokontrollern har en inbyggd- PLL, välj en referenskristalloscillator som kan generera målfrekvenserna genom heltals- eller låga-fraktionsdelningsförhållanden. Prioritera frekvenser med ett divisionsförhållande som är mindre än 100 och en nämnare som är en potens av 2.
Verifiera delningsfelet: Beräkna om divisionsfelet är mindre än den maximala överföringshastigheten/samplingshastighetsavvikelsen som tillåts av kringutrustningen (vanligtvis < ±2%).
Bedöm EMI-risk:Utför en spektralanalys av-högfrekventa övertoner; vid behov, välj en frekvenspunkt som avviker från heltals-ordningsövertoner.
Tänk på tillgänglighet och kostnad: Medan du uppfyller prestandakraven, välj en modell med stor marknadstillgänglighet och en pakettyp (t.ex. HC-49S, SMD 3,2 × 2,5 mm) som uppfyller produktionskraven.